

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-010162

(43)Date of publication of application: 16.01.1998

(51)Int.CI.

GO1R 19/00 GO1R 15/08

(21)Application number: 08-182757

(22)Date of filing:

24.06.1996

(71)Applicant : ADVANTEST CORP


(72)Inventor: SANNOMARU EIJI

(54) CURRENT DETECTION CIRCUIT, VOLTAGE APPLYING CURRENT MEASURING CIRCUIT AND CONSTANT CURRENT SOURCE CIRCUIT EMPLOYING IT

(57) Abstract:

PROBLEM TO BE SOLVED: To decrease the required number of relays as much as possible by providing a relay for preventing the leak current of a switch between the common end of a plurality of switches and a load thereby opening/closing the plurality of switches through a single relay.

SOLUTION: Current detection resistors R3, R2 and R1 are short—circuited through semiconductor switches Q11, Q12, Q13 depending on the magnitude of a current Io flowing through a load RL. Potential difference between respective current detection resistors is then passed through a differential amplifier 22 and converted into a detection voltage Vm. When a relay K11 is turned on and the semiconductor switches Q11, Q12, Q13 are turned off, the current detection resistors R4, R3, R2 and R1 are added in series to bring about a high resistance. An error is generated in the detection voltage due to the leak current of the semiconductor switch Q12 and Q13. In order to eliminate the error, the relay K11 is turned off.



LEGAL STATUS

[Date of request for examination]

25.04.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-10162

(43)公開日 平成10年(1998) 1月16日

(51) Int.Cl.6	識別記号	庁内整理番号	FΙ		技術表示箇所	:
G01R 19/00			G01R	19/00	В	
15/08				15/08	Z	

審査請求 未請求 請求項の数4 FD (全 5 頁)


		111 21111111	
(21)出願番号	特願平8-182757	(71) 出顧人	390005175 株式会社アドバンテスト
(22)出顯日	平成8年(1996)6月24日		東京都練馬区旭町1丁目32番1号
		(72)発明者	山王丸 英二 東京都練馬区旭町1丁目32番1号 株式会 社アドバンテスト内

(54) 【発明の名称】 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路

(57)【要約】

【課題】 本発明は、電流検出抵抗の切り換えをするリーク防止用のリレーを少なくした電流検出回路を提供する。

【解決手段】 抵抗値がR4<R3<R2<R1のとき、高抵抗値の抵抗R1を負荷RL側にして直列接続した前記複数の抵抗R1、R2、R3、R4と、前記抵抗R1と並列に該抵抗R1をショートするスイッチ11と、前記抵抗R1、R2をショートするスイッチ12と、前記抵抗R1、R2、R3と並列に該抵抗R1、R2、R3と並列に該抵抗R1、R2、R3と並列に該抵抗R1、R2、R3と立列に該抵抗R1、R2、R3をショートするスイッチ13と、前記スイッチ12、13の一端を共通にして、負荷RLとの間に該スイッチ12、13のリーク電流を防止するリレーK11を設け、複数のスイッチ12、13を一つのリレーK11で開閉することによりリレーの必要数を削減した解決手段。



【特許請求の範囲】

【請求項1】 アンプ(20)の出力と負荷(RL)と の間に直列に接続した複数の電流検出抵抗(R1、R 2、R3、R4) を流れる電流により発生する電位差を 検出し、前記負荷(RL)に流れる電流を求める電流検 出回路において、

抵抗値がR4<R3<R2<R1のとき、高抵抗値の電 流検出抵抗(R1)を負荷(RL)側にして直列接続し た前記複数の電流検出抵抗(R1、R2、R3、R4) Ł.

前記電流検出抵抗(R1)と並列に該電流検出抵抗(R 1)をショートするスイッチ(11)と、

前記電流検出抵抗(R1、R2)と並列に該電流検出抵 抗(R1、R2)をショートするスイッチ(12)と、 前記電流検出抵抗(R1、R2、R3)と並列に該電流 検出抵抗(R1、R2、R3)をショートするスイッチ (13) と、

前記スイッチ(12、13)の一端を共通にして、負荷 (RL) との間に該スイッチ(12、13)のリーク電 流を防止するリレー(K11)を設け、

複数のスイッチ(12、13)を一つのリレー(K1 1)で開閉することによりリレーの必要数を削減したと とを特徴とした電流検出回路。

【請求項2】 電流検出抵抗を5個以上とした請求項1 記載の電流検出回路。

【請求項3】 請求項1または2記載の電流検出回路を 用いる電圧印加電流測定回路。

【請求項4】 請求項1または2記載の電流検出回路を 用いる定電流源回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、負荷に流れる電流 を、電流の大きさに応じて直列接続された複数の電流検 出抵抗を切り換えて、電位差として検出する電流検出回 路に関する。

[0002]

【従来の技術】従来技術の例について、図3を参照して 説明する。図3に示すように、従来の構成は、基準電圧 源10と、アンプ20と、ゲインを決める抵抗R6、R 7と、バッファアンプ21と、電流検出抵抗R1~R4 40 と、半導体スイッチQ21、Q22、Q23と、リレー K21、K22と、差動アンプ22と、電圧測定手段3 0とで構成している。

【0003】この構成により負荷RLに定電圧を印加し て、負荷RLに流れる電流を電流検出抵抗R1~R4で 電圧に変換して測定している。

【0004】次に、図3の電流検出回路の動作について 説明する。基準電圧源10の電圧Eは、アンプ20とゲ インを決める抵抗R6、R7とで所望の電圧Voに増幅 し、高入力インピーダンスのバッファアンプ21により 50 って、測定電圧を4デジットの1000mVで測定すれ

電圧帰還をかけて負荷RLに印加する電圧Voを定電圧 化する。

【0005】また、アンプ20から出力される電流Ⅰo は、直列に接続された電流検出抵抗R1、R2、R3、 R4を介して負荷RLに流れる。

【0006】ととで、電流検出抵抗R1、R2、R3、 R4は、R1>R2>R3>R4であり、アンプ20側 が高抵抗で、負荷RL側が低抵抗となっている。

【0007】そして、電流検出抵抗R1、R2、R3、 10 R4は、負荷RLに流れる電流Ioの大きさに応じて、 半導体スイッチQ21、Q22、Q23と、リレーK2 1、K22とで、電流検出抵抗R4、R3、R2、R1 を切り換えている。

【0008】また、電流検出抵抗間の電位差を差動アン プ22により差動増幅し、検出電流を電圧に変換して検 出電圧Vmを得ている。

【0009】そして、電流検出抵抗値は、半導体スイッ チQ21がONで、半導体スイッチQ22、Q23とリ レーK21、K22とがOFFのときの電流検出抵抗値 20 は、R2+R3+R4となる。

【0010】また、電流検出抵抗値は、半導体スイッチ Q21、Q22とリレーK21がONで、半導体スイッ チQ23とリレーK22とがOFFのときの電流検出抵 抗値は、R3+R4となる。

【0011】そして、電流検出抵抗値は、半導体スイッ チQ21、Q22、Q23とリレーK21、K22がO Nのときの電流検出抵抗値は、R4となる。

【0012】ところで、半導体スイッチQ12、Q13 と直列に挿入したリレーK21とリレーK22は、加算 30 した直列のR4+R3+R2+R1が高抵抗となるため に、半導体スイッチQ22、Q23にMOS-FETを 使用した場合のリーク電流を防止するために挿入してい

【0013】次に具体例で説明すると、電流検出抵抗R O. 9kΩとし、半導体スイッチQ21は切り換える電 流が小さいのでリーク電流の小さいJ-FETを、半導 体スイッチQ22、Q23は切り換える電流が大きいの でMOS-FETを使用する。

【0014】例えば、検出電圧が1Vの場合、半導体ス イッチQ21のJ-FETのリーク電流は約1nAで小 さいが、半導体スイッチQ22、Q23のMOS-FE Tは約1μAである。

【0015】とこで、検出電圧が17のとき合成した直 列抵抗値は1kΩとなり、電流は1mA流れるので、半 導体スイッチQ21のJ-FETによる影響は無視で き、リレーK21とリレーK22が無い場合、半導体ス イッチQ22、Q23のMOS-FETに流れる電流が 合計で2 μ A あるので、約2 m V の電圧誤差となる。従

ば2デジットの誤差となる。

【0016】一方、リレーK21とリレーK22を挿入することによるリーク電流はそれぞれ100nA程度であるので、この2つのリレーを挿入することによる誤差電圧は約0.2mVになるので、測定電圧を4デジットの1000mVで測定すれば0.2デジットの誤差となりリーク電流による誤差は無視できる。

[0017]

【発明が解決しようとする課題】上記説明のように、電流検出抵抗が高抵抗になったときは、半導体スイッチの 10 リーク防止用のリレーを直列に挿入する必要があるが、そのため電流検出抵抗が多くなるとリレーも増加するととになりコストが上昇し実用上の問題があった。そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、電流検出抵抗によるレンジ切り換えをするリーク防止用のリレーを少なくした電流検出回路を提供するととを目的としている。

[0018]

【課題を解決する為の手段】即ち、上記目的を達成する ためになされた請求項1に記載の発明は、アンブ20の 出力と負荷RLとの間に直列に接続した複数の電流検出 抵抗R1、R2、R3、R4)を流れる電流により発生 する電位差を検出し、前記負荷RLに流れる電流を求め る電流検出回路において、電流検出抵抗値がR4<R3 <R2<R1のとき、高抵抗値の電流検出抵抗R1を負 荷RL側にして直列接続した前記複数の電流検出抵抗R 1、R2、R3、R4と、前記電流検出抵抗R1と並列 に該電流検出抵抗R1をショートするスイッチ11と、 前記電流検出抵抗R1、R2と並列に該電流検出抵抗R 1、R2をショートするスイッチ12と、前記電流検出 30 抵抗R1、R2、R3と並列に該電流検出抵抗R1、R 2、R3をショートするスイッチ13と、前記スイッチ 12、13の一端を共通にして、負荷RLとの間に該ス イッチ12、13のリーク電流を防止するリレーK11 を設け、複数のスイッチ12、13を一つのリレーK1 1で開閉することによりリレーの必要数を削減したこと を特徴とした電流検出回路を要旨としている。

【0019】そして、上記目的を達成するためになされた請求項2に記載の発明は、電流検出抵抗を5個以上とした請求項1記載の電流検出回路を要旨としている。ま 40 た、上記目的を達成するためになされた請求項3に記載の発明は、請求項1記載の電流検出回路を用いる電圧印加電流測定回路を要旨としている。

【0020】さらに、上記目的を達成するためになされた請求項4に記載の発明は、請求項1記載の電流検出回路を用いる定電流源回路を要旨としている。

[0021]

【発明の実施の形態】本発明の実施の形態は、下記の実 施例において説明する。

[0022]

【実施例】

(実施例1)本発明の実施例1について、図1を参照して説明する。構成は、図1に示すように、基準電圧源10と、アンブ20と、ゲインを決める抵抗R6、R7と、バッファアンブ21と、電流検出抵抗R1~R4と、半導体スイッチQ11、Q12、Q13と、リレーK11、差動アンブ22と、電圧測定手段30とで構成している。この構成により負荷RLに定電圧を印加して、負荷RLに流れる電流を検出している。

【0023】次に、電流検出回路の動作について説明する。基準電圧源10の電圧Eは、アンプ20と抵抗R6、R7と、高入力インビーダンスのバッファアンプ21とで所望の定電圧Voに増幅して、負荷RLに電圧を印加される。アンプ20から出力される電流Ioは直列に接続された電流検出抵抗R4、R3、R2、R1を介して負荷RLに流れる。

【0024】そして、負荷RLに流れる電流Ioは、その電流の大きさに応じて半導体スイッチQ11,Q12,Q13により電流検出抵抗R3、R2、R1をショートして、各電流検出抵抗間の電位差を差動アンプ22により差動増幅し、検出電流を電圧に変換して検出電圧Vmが得られる。

【0025】また、電流検出抵抗R4、R3、R2、R1は、R4<R3<R2<R1であり負荷側が、高抵抗となっている。また、電流検出抵抗をショートする半導体スイッチQ11、Q12、Q13との共通接続点も負荷側とする。

【0026】次に、リレーK11をONとして、半導体スイッチQ21、Q22、Q23がOFFのとき、電流検出抵抗値は加算した直列のR4+R3+R2+R1の加算した抵抗値となり高抵抗値となる。

【0027】この場合、半導体スイッチQ22、Q23のリーク電流により検出電圧に誤差を生じる。これを防止するために、リレーK11をOFFとする。

【0028】具体的には、電流検出抵抗R4、R3、R2、R1をそれぞれ 1Ω 、 9Ω 、 90Ω 、0. $9k\Omega$ とし、半導体スイッチQ21をJ-FET、半導体スイッチQ22、Q23をMOS-FETとする。

【0029】ところで、この実施例1の構成では、電流 検出用の抵抗が4つの場合で説明したが、測定レンジを 拡大して電流検出抵抗の数が増加した場合でも、追加す るスイッチの一端を共通にすることでリレーは一つのK 1のみで、リーク電流による誤差の防止ができる。

【0030】(実施例2)本発明の実施例2について、図2を参照して説明する。構成は、図2に示すように、基準電圧源10と、アンプ20と、ゲインを決める抵抗R8、R9と、電流検出抵抗R1~R4と、半導体スイッチQ11、Q12、Q13と、リレーK11、帰還アンプ23とで構成している。

50 【0031】 この構成により、アンプ20で出力される

5

電流 I o は、直列に接続された電流検出抵抗R4、R3、R2、R1を介して負荷RLに流れ、電流検出抵抗に流れる電流による電位差を帰還アンプ23と抵抗R9でアンプ20の入力に帰還して、基準電圧源10の電圧Eを電流源に変換するアンプ20の電流出力Ioの定電流化をはかっている。

【0032】また、負荷RLに印加する定電流 I o は電流検出抵抗R1~R4の合成抵抗を切り換えることにより変更できる。電流検出抵抗R1~R4の合成抵抗を切り換える電流検出回路の動作については実施例1と同じ 10であるので説明を省略する。

[0033]

【発明の効果】本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。即ち、レンジ切り換えのリレーが削減できるので検出回路の信頼性の向上と低価格な電流検出回路を得ることができ、また実装スペースも小さくてすむ効果がある。

【図面の簡単な説明】

【図1】本発明の電流検出回路と該電流検出回路を用い*

* た電圧印加電流測定回路である。

【図2】本発明の電流検出回路を用いた定電流源回路である。

6

【図3】従来の電流検出回路と該電流検出回路を用いた 電圧印加電流測定回路である。


【符号の説明】

- 10 基準電圧源
- 20 アンプ
- 21 バッファアンプ
- 0 22 差動アンプ
 - 23 帰還アンプ
 - 30 電圧測定手段
 - R1、R2、R3、R4 電流検出抵抗
 - R6、R7 抵抗
 - RL 負荷


Q11、Q12、Q13、Q21、Q22、Q23 半 導体スイッチ


K11, K21, K22 JV-

[図1]



【図2】





This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

 □ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES □ FADED TEXT OR DRAWING □ BLURED OR ILLEGIBLE TEXT OR DRAWING □ SKEWED/SLANTED IMAGES □ COLORED OR BLACK AND WHITE PHOTOGRAPHS □ GRAY SCALE DOCUMENTS □ LINES OR MARKS ON ORIGINAL DOCUMENT □ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY 	ليا	BLACK BURDERS
BLURED OR ILLEGIBLE TEXT OR DRAWING SKEWED/SLANTED IMAGES COLORED OR BLACK AND WHITE PHOTOGRAPHS GRAY SCALE DOCUMENTS LINES OR MARKS ON ORIGINAL DOCUMENT REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
 □ SKEWED/SLANTED IMAGES □ COLORED OR BLACK AND WHITE PHOTOGRAPHS □ GRAY SCALE DOCUMENTS □ LINES OR MARKS ON ORIGINAL DOCUMENT □ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY 		FADED TEXT OR DRAWING
 □ COLORED OR BLACK AND WHITE PHOTOGRAPHS □ GRAY SCALE DOCUMENTS □ LINES OR MARKS ON ORIGINAL DOCUMENT □ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY 	A	BLURED OR ILLEGIBLE TEXT OR DRAWING
 □ GRAY SCALE DOCUMENTS □ LINES OR MARKS ON ORIGINAL DOCUMENT □ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY 		SKEWED/SLANTED IMAGES
☐ LINES OR MARKS ON ORIGINAL DOCUMENT ☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		COLORED OR BLACK AND WHITE PHOTOGRAPHS
☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		GRAY SCALE DOCUMENTS
		LINES OR MARKS ON ORIGINAL DOCUMENT
OTHER.	oʻ	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
G OTTEN.		OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox